Fraunhofer-Institut für Zuverlässigkeit und Mikrointegration IZMDas Fraunhofer IZM stellt eine Gehäusealternative zu kommerziell erhältlichen PCB-basierten Leistungs-CSPs vor: ein Mold-basiertes Single Chip Package, das wesentliche Anforderungen an Leistungselektronik-Packages erfüllt, wie z.B. gute Wärmeabfuhr, eine hohe thermische Masse auf der Oberseite für die sinnvolle Integration von Wide Band Gap Halbleitern und auch möglichst geringe Produktionskosten.
Zuverlässiges Single Chip Package
Der Hauptunterschied zu PCB-basierten Single Chip Packages ist die Verwendung eines isotropen Verkapselungsmaterials, was vorteilhaft für den Package-internen Stress ist. Darüber hinaus wird die Chip-Topseite mittels massiver Cu-Säulen anstelle der üblichen gefüllten Cu-Vias ankontaktiert, was den Wärmepfad auf der Oberseite ermöglicht und auch den riskanten Laserbohrprozess für die Verbindung zwischen den Pads auf der Oberseite des Chips und den Pads auf dem Gehäuse vermeidet. Prototypen wurden mit 1,2 kV-Si-MOSFETs entwickelt; Layoutanpassungen an alternative Halbleiter-Typen sind möglich.
Eine technische Neuerung ist die Anwendung des Compression-Molding-Verfahrens für die Verkapselung von auf AMBs montierten Leistungshalbleitern. Hiermit wird eine Verkapselung in großen Mengen bis zu einer Werkzeuggröße von 18"x24" ermöglicht. Die folgenden technischen Aspekte wurden untersucht:
- Mögliche Beschädigung des Chips während der Montage und der Verkapselung → >90% Ausbeute beim ersten Prototyping
- Schnittstellen- und Gehäuseintegrität → power cycling >180.000 TC bestanden // H3TRB: 4 von 6 bestanden // MSL1 bestanden
- Verwölbung nach der Verkapselung → Minimierung der Verwölbung durch geeignete Materialauswahl
- Metallisierung der Packageoberfläche → ermöglicht die Ankontaktierung der Packagoberseite entweder durch Löten oder Sintern
