Bestückung
Im Bereich Bestückung konzentrieren sich die Forschungsarbeiten auf die Platzierung von SMDs bis hinunter zu 008004, auf die Platzierung von Area Array Packages und Flip Chips von kleinsten Chips mit 180 µm Kantenlänge bis zu monolithischen Prozessoren bis 40x40 mm² als auch Chiplets sowie auf die Handhabung von spannungsempfindlichen MEMS Komponenten. Die Montageprozesse werden auf unterschiedlichsten Substraten durchgeführt, von der Leiterplatte über Flex bis hin zu 3D Stacks mit maximaler Bestückpräzision für Sensorikaufbauten. Für das Fan-out Wafer/Panel Level Packaging werden Bare Dies schnell und geometriepräzise auf großflächigen Carriern bestückt – bis hin zum Leiterplattenformat 610x457 mm².
Prozesse zum Aufbringen von Lotkugeln zum Bumping von Chips, Wafern und Area Array Packages werden ebenfalls eingesetzt.
Forschungsarbeiten zur Industrie 4.0 bzw. zur KI/ML-gestützten Prozessoptimierung nutzen die Prozesskette „Materialdosierung-Bestückung-Reflow“ zur Methodenentwicklung.