Halbleiter-Technologiemodule für Quantencomputing, KI und Internet-of-Things (TO.QI)

Der rasant wachsende Bedarf an Rechenleistung, gerade in Bezug auf Quantencomputing- (QC), Künstliche Intelligenz- (KI) und »Internet der Dinge«- (IoT) Anwendungen, erfordert zwingend neue Mikroelektronik-Lösungen, um dem damit einhergehenden, drastisch zunehmenden Energieverbrauch entgegenzuwirken und die Treibhausgas-Emissionen zu senken. Ein vielversprechender Lösungsansatz hierfür sind neue Rechenarchitekturen basierend auf nichtflüchtigen Speicherbauelementen, welche Compute-in-Memory (CIM) / neuromorphes Computing (NC) ermöglichen, sowie die möglichst dichte Integration verschiedener Systeme. Letzteres kann durch Heterointegration erreicht werden, wobei die 3D Integration via eines Interposers oder die Quasimonolithische Integration (QMI) mehrerer Chiplets besonders vielversprechend für QC-Systeme und IoT Sensor-Edge Lösungen sind.

Ziel des Projekts TO.QI ist die Forschung und Entwicklung von drei Technologiemodulen (TM), welche eine industrienahe Herstellung von neuartigen Bauelementen und Heterointegrationsmethoden ermöglichen soll.

Das Fraunhofer IZM ASSID ist im Projekt insbesondere verantwortlich für das Technologiemodul 3 (TM3).

Hauptziel des Technologiemoduls 3 ist die Entwicklung einer skalierbaren Packaging-Plattform für das hochintegrierte Quantencomputing (QC)  basierend auf einem Starr-Flex-Interposer, die zwei thermisch voneinander entkoppelten Bereiche umfasst, welche jedoch mittels hochdichter supraleitender Verdrahtungen, Durchkontaktierungen und Chipverbindungen miteinander elektrisch verbunden sind. Diese zu entwickelnden Teiltechnologien sollen langfristig die Herstellung kundenspezifischer Lösungen für die Ansteuerung von Quantenprozessoren mit mehr als 10000 Qubits in kryogener Umgebung bei geringstmöglicher thermischer Verlustleistung erlauben.

Forschungsfokus:

• Entwicklung der Teiltechnologien supraleitende TSVs, mehrlagige supra-leitende Verdrahtung auf Polyimid, Supraleitende Bump-Verbindungen auf 300 mm Wafer-Level 
• Herstellung des Interposers sowie Aufbau und Test des Gesamtsystems